Quartus II 虚拟引脚Virtual Pin的使用

一个较大的FPGA项目往往由许多模块组合而成，开发时我们可能需要一个模块一个模块地验证，有时候一个模块可能会有非常多的模块之间的接口或者有些大工程会有好几百个引脚，这样FPGA提供的引脚就可能不够，而我们在进行单一功能验证时有些引脚可能没用到，可以通过添加虚拟引脚解决这一问题。

在编译时出现类似错误：

【错误一】QUARTUS提示出下错误: Error (169282): There are 87 IO output pads in the design, but only 85 IO output pad locations available on the device.

答：该提示所表达的意思是：您选用的FPGA器件有85个可用的IO管脚，但您的工程却有87个。所以管脚数不够用。该问题的解决思路如下:

1. 如果您一定要使用87个管脚，那么只能换更多管脚的FPGA芯片，或其他开发板。

2. 如果您一定要使用本芯片和开发板，那么您就要想办法减少工程的管脚数。

3. 存在一种情况：该工程只是一个模块，您综合只是为了查看一下综合后的结果。那么您可以将这个模块的管脚设置为虚拟管脚，

方法可为：

a. 在Quartus II中Assignments->Assignment Editor；
b. 在Category栏选择logic options，
c. 到列表中To列下添加要设置的引脚接口，如果需要设置的很多，可以通过在Pin Planner中将引脚复制过来。
d. 将Assignment Name设置为Virtual Pin，
e. 将Value设置为On，
f. Enabled 设置为Yes。

【错误二】